技术文章

(SCI) Parallel Algorithm for Wireless Data Compression and Encryption

(SCI) Fast Algorithm of Truncated BWT for Data Compression of Sensors

Dr. Qin Jiancheng

龙之梦助力肇庆教育网云计算

Dr. Zhou Yousheng

Dr. Bai Yuan

龙之梦工作室加盟华南理工学术团队

[软件下载] ComZip超级压缩机免费版下载

继续潜行，龙之梦工作室技术研发又一年

[软件交易] “雅典娜”网页密码锁在线购买

[软件交易] Super Prime超级质数机在线购买

[软件交易] ComZip超级压缩机在线购买

[信息安全] “风语者”高强度加密技术

[信息安全] 多层纵深防御体系结构

[合著] 专利：安全事件检测方法及装置

[合著] 运算器组成实验（旧）

[ 2007-06-25 17:11:19 ]
　　引言/提要：与白中英老师等合著，《计算机组成原理题解、题库与实验》第三版，科学出版社，2000年。

　　关键词：计算机组成原理，实验仪，实验教材

一、实验目的
　　（１）掌握算术逻辑运算单元（ＡＬＵ）和乘法运算单元（ＭＵ）的工作原理；
　　（２）熟悉简单运算器的数据传送通路；
　　（３）验证４位运算功能发生器（７４ＨＣ１８１）的功能；
　　（４）验证１６位并行乘法器（ＩＤＴ７２１６）的部分功能；
　　（５）按给定数据，完成几种指定的算术、逻辑、乘法运算。

二、实验电路
运算器实验电路

　　图９．１２示出了本实验所用的运算器数据通路图。两片７４ＨＣ１８１构成了并－串型８位字长的ＡＬＵ。一片ＩＤＴ７２１６作ＭＵ，只使用了低８位。四片４位的二选一多路输入寄存器７４ＨＣ２９８构成两个操作数寄存器ＤＲ１和ＤＲ２，保存参与运算的数据或运算结果。ＡＬＵ的输出通过三态门７４ＨＣ２４４（ＡＬＵＯ）发送到数据总线ＢＵＳ７－ＢＵＳ０上，其进位信号输出到一个Ｄ寄存器，该Ｄ寄存器和附带的与、非门集成在ＧＡＬ２２Ｖ１０芯片上（ＡＲ１的一部分）。ＭＵ自带三态门，也输出到ＢＵＳ总线上。实验台操作板上有八个发光二极管指示灯接在数据总线ＢＵＳ上，可显示运算结果或输入的数据。另有一个指示灯连接进位信号Ｄ寄存器，可显示算术运算是否产生进位。
　　参与运算的数据可通过另一个三态门７４ＨＣ２４４（ＳＷ）输入到ＢＵＳ总线上，并可送至ＤＲ１或ＤＲ２操作数寄存器。输入数据可由实验台操作板上的八个二进制数据开关状态来设置。
　　图中尾巴上带粗短线标记的信号都是控制信号，除了Ｔ１至Ｔ３是脉冲信号外，其他均为电位信号。本次实验中，Ｔ１至Ｔ３脉冲信号连接到实验仪操作面板的时序部分Ｔ１至Ｔ３信号插座上（实验时采用单脉冲输出）。Ｓ３、Ｓ２、Ｓ１、Ｓ０、Ｍ、ＣＩＮ、ＬＤＲ１、ＬＤＲ２、Ｍ１、Ｍ２、ＡＬＵ－ＢＵＳ、ＭＵ－ＢＵＳ、ＳＷ－ＢＵＳ各电位控制信号用二进制数码开关来模拟，其中ＣＩＮ、ＡＬＵ－ＢＵＳ、ＭＵ－ＢＵＳ、ＳＷ－ＢＵＳ为低电平有效。

三、实验设备
　　（１）ＪＹＳ－４计算机组成原理实验仪一台
　　（２）双踪示波器一台
　　（３）直流万用表一只
　　（４）逻辑测试笔一支

四、实验任务
　　（１）按图９．１２所示，连接运算器模块与实验仪操作面板上的线路。由于运算器模块内部、指示灯和８位数据开关的连线已由印制电路板连好，故接线任务仅仅是完成控制信号模拟开关、时序电路部分和运算器模块的外部连线。具体连接时可参阅ＪＹＳ－４组成原理实验仪使用说明书。
　　（２）用二进制数码开关向ＤＲ１和ＤＲ２寄存器置数。
　　　１．关闭ＡＬＵ输出三态门（ＡＬＵ－ＢＵＳ＝１）、ＭＵ输出三态门（ＭＵ－ＢＵＳ＝１），开启输入三态门（ＳＷ－ＢＵＳ＝０），选择ＤＲ１、ＤＲ２从ＢＵＳ输入（Ｍ１＝１、Ｍ２＝１），设置数据开关状态，观察指示灯状态是否与数据开关状态一致。
　　　２．向ＤＲ１存入０１０１０１０１，向ＤＲ２存入１０１０１０１０。
　　　３．关闭输入三态门，开启ＡＬＵ输出三态门。通过指示灯分别验证ＤＲ１和ＤＲ２中的内容是否为第２步的内容。在表９．１２中填入控制信号状态与ＢＵＳ显示状态。

表９．１２

ALU-BUS	SW-BUS	寄存器内容	S3 S2 S1 S0 M	BUS显示内容
		DR1 (01010101)
		DR2 (10101010)

　　（３）验证表２．８所列７４１８１的算术运算和逻辑操作功能。

下面给定了寄存器ＤＲ１和ＤＲ２的数据（十六进制表示）。要求根据此数据，对照表２．８所得的理论分析值事先填入表９．１３中，然后与实验结果值进行比较（采用正逻辑）。

表９．１３

S3 S2 S1 S0	DR1数据	DR2数据	算术运算		（M=0）逻辑运算（M=1）
			CIN=1（无进位）	CIN=0(有进位)
0　0　0　0 0　0　0　1 0　0　1　0 0　0　1　1 0　1　0　0 0　1　0　1 0　1　1　0 0　1　1　1 1　0　0　0 1　0　0　1 1　0　1　0 1　0　1　1 1　1　0　0 1　1　0　1 1　1　1　0 1　1　1　1	AA AA AA AA FF FF FF FF FF FF FF FF 55 55 55 55	55 55 55 55 01 01 01 01 FF FF FF FF 01 01 01 01	F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 )	F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 )	F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 ) F=(　 )

　　（４）表９．１４列出了八种常用的算术运算与逻辑运算。要求按指定的操作内容，正确选择运算器数据通路、控制参数Ｓ３、Ｓ２、Ｓ１、Ｓ０、Ｍ，并将实验结果值填入括号内。假设给定原始的ＤＲ１和ＤＲ２数据，以后的数据取自前面运算的结果。

表９．１４

操作	ALU-BUS	S3 S2 S1 S0	M	CIN	DR1	DR2	运算关系及结果显示	C
逻辑乘传送按位加取反加1 求补加法减法					66	FF	DR1 * DR2 -> DR2 (　) DR1 -> DR2 (　) DR1 + DR2 -> DR2 (　) -DR1 -> DR2 (　) DR1 + 1 -> DR2 (　) -DR2 + 1 -> DR2 (　) DR1 + DR2 -> DR2 (　) DR1 – DR2 -> DR2 (　)

　　（５）测试进位延迟时间和求和延迟时间。

　　为了测出最坏情况下的进位延迟时间，可先在ＤＲ１中置全“１”，ＤＲ２中置全“０”，ＡＬＵ的功能操作指定为“加法”操作，在ＣＩＮ上接入时钟源连续方波输出脉冲。这样，当ＣＩＮ＝０时，执行“Ａ加Ｂ加ＣＩＮ”后，最高进位ＣＮ为０；当ＣＩＮ＝１时，ＣＮ则为１。因而可以用双踪示波器测出ＣＩＮ和ＣＮ之间１到０的负跳变延时，此延时即为最坏情况下的进位延迟时间。
　　求和延迟时间是指信号从ＡＬＵ的Ａ端或Ｂ端输入，到求和输出端Ｆ经过三态门输出至ＢＵＳ总线上电平稳定所需的时间。可以采用测进位延迟的类似方法进行测量。
　　（６）Ｍ１、Ｍ２控制信号的作用是什么？改变Ｍ１、Ｍ２的高低电平，重复第（２）步，观察出现什么问题？
　　如果已经看过ＪＹＳ－４组成原理实验仪使用说明书中，关于双端口寄存器组ＲＦ的用法，也可以将ＲＦ加入实验中，进行ＤＲ１、ＤＲ２的取数实验。
　　（７）验证ＭＵ的并行乘法运算功能。
　　印刷线路板中，已经将并行乘法器ＩＤＴ７２１６的功能设定为无符号小数相乘，可以直接向ＢＵＳ输出。受数据总线宽度的限制，只能输出乘积的小数点后８位。

五、实验要求
　　（１）做好实验预习，掌握运算器的数据传送通路和ＡＬＵ、ＭＵ的功能特性，并熟悉本实验中所用的模拟开关的作用和使用方法。
　　（２）写出实验报告，内容是
　　　１．实验目的；
　　　２．列表比较实验任务（３）的理论分析值与实验结果值；
　　　３．按实验任务（４），在表９．１４中填写各控制信号模拟开关位置（用１或０表示），以及运算结果值；
　　　４．画出进位延迟和求和延迟时间波形图及其测量值；
　　　５．列表比较实验任务（６）、（７）的理论分析值和实验结果值。