技术文章

(SCI) Parallel Algorithm for Wireless Data Compression and Encryption

(SCI) Fast Algorithm of Truncated BWT for Data Compression of Sensors

Dr. Qin Jiancheng

龙之梦助力肇庆教育网云计算

Dr. Zhou Yousheng

Dr. Bai Yuan

龙之梦工作室加盟华南理工学术团队

[软件下载] ComZip超级压缩机免费版下载

继续潜行，龙之梦工作室技术研发又一年

[软件交易] “雅典娜”网页密码锁在线购买

[软件交易] Super Prime超级质数机在线购买

[软件交易] ComZip超级压缩机在线购买

[信息安全] “风语者”高强度加密技术

[信息安全] 多层纵深防御体系结构

[合著] 专利：安全事件检测方法及装置

[合著] 双端口存储器原理实验

[ 2007-06-25 17:13:27 ]
　　引言/提要：与白中英老师等合著，《计算机组成原理题解、题库与实验》第三版，科学出版社，2000年。

　　关键词：计算机组成原理，实验仪，实验教材

一、实验目的
　（１）说明双端口静态随机存储器ＤＵＡＬ　ＲＡＭ的工作特性及使用方法；
　（２）说明半导体存储器怎样存储和读出数据；
　（３）说明双端口存储器怎样并行读写，产生冲突的情况如何；
　（４）了解使用半导体存储器电路时的定时要求；
　（５）测量ＩＤＴ７１３２型存储器的读出时间。

二、实验电路
双端口存储器实验电路

　　图９．１３示出了双端口静态随机存储器的实验电路图。这里使用了一片ＩＤＴ７１３２（２０４８＊８位），但两个地址输入端的Ａ８－Ａ１０脚都接地，因此实际使用存储容量为２５６字节。两个端口分别连接数据总线ＢＵＳ７－ＢＵＳ０和指令总线ＩＮＳ７－ＩＮＳ０。使用一片ＧＡＬ２２Ｖ１０作为数据端的地址寄存器（ＡＲ１），内部集成了地址递增的功能（运算器实验中ＡＬＵ的进位标志Ｄ触发器也集成在此）。使用两片４位的７４ＨＣ２９８作为指令端的地址寄存器（ＡＲ２Ｈ、ＡＲ２Ｌ），带有选择输入通路的功能。使用了两组发光二极管指示灯：一组可在数据总线ＢＵＳ和指令寄存器ＩＲ的数据间切换显示，另一组可在两个端口对应存储单元地址间切换显示。写入的数据由实验台操作板上的二进制开关设置，并经过输入三态门７４ＨＣ２４４（ＳＷ）发送到数据总线ＢＵＳ上。指令总线ＩＮＳ的指令代码输出到指令寄存器７４ＨＣ３７４（ＩＲ）。
　　存储器的两个端口有４个控制端：ＣＥＬ、ＬＲＷ、ＣＥＲ、ＲＲＷ，每端口各２个，分别接一个二进制开关。ＣＥＬ＝１时，ＢＵＳ上的端口被选中，可进行读写操作；反之ＣＥＬ＝０时，该端口未被选中，不能进行读写操作。ＣＥＲ对应ＩＮＳ上的端口，与ＣＥＬ类似。ＬＲＷ是左端口的读写操作选择，ＬＲＷ＝１时，左端口为读（从存储器输出至总线）；ＬＲＷ＝０时，左端口在Ｔ３上升沿开始写（从总线输入至存储器）。ＲＲＷ与ＬＲＷ类似，但因为实验仪线路的不同，ＲＲＷ＝０时，右端口是在ＣＥＲ跳变为１的瞬间开始写。Ｔ３接时序部分的Ｔ３信号输出，可参考实验仪使用说明书。
　　存储单元的地址由地址寄存器ＡＲ１、ＡＲ２提供，而ＡＲ的内容则由数码开关来设置，并经输入三态门ＳＷ发送到数据总线时被ＡＲ１或ＡＲ２接收。三态门的控制信号是ＳＷ－ＢＵＳ。ＡＲ１的控制信号是ＬＤＡＲ１和ＡＲ１＋１（即说明书中的ＡＲ１＿ＩＮＣ），分别控制ＡＲ１接收地址和使地址增加１，两者不可同时为１。ＡＲ２的控制信号是ＬＤＡＲ２和Ｍ３，分别控制ＡＲ２接收地址和选择地址的输入源，本实验中应选择从数据总线输入（Ｍ３＝１）。指令寄存器ＩＲ用于接收ＩＮＳ总线上的机器指令代码（输出自存储器指令端口），其控制信号是ＬＤＩＲ。以上控制信号各接一个二进制开关。

三、实验设备
　　（１）ＪＹＳ－４计算机组成原理实验仪一台
　　（２）双踪示波器一台
　　（３）直流万用表一只
　　（４）逻辑测试笔一支

四、实验任务
　　（１）按图９．１３所示接好实验台操作板上的控制信号和二进制开关，仔细复查一遍，然后接通电源。
　　（２）将数码开关设置为００（十六进制，下同），将此数据作为地址置入ＡＲ１；然后重新设置二进制开关控制，将数码开关上的数００写入ＲＡＭ第０号单元。依此方法，在存储器１０号单元写入数据１０，２０号单元写入２０，３０号单元写入３０，４０号单元写入４０。共存入５个数据。
　　通过数据端口，依次读出存储器第０、１０、２０、３０、４０号单元中的内容，观察上述各单元中的内容是否与该单元的地址号相同。请记录数据。注意：总线上禁止两个以上部件同时输出数据，当存储器进行读出操作时，必须关闭ＳＷ输入三态门！而当向ＡＲ１送入地址时，必须关闭存储器。
　　（３）通过指令端口，依次把存储器第０、１０、２０、３０、４０号单元中的内容置入ＩＲ，观察结果是否与任务（２）相同，并记录数据。
　　（４）调节脉冲信号源输出脉冲宽度，使写入脉冲变窄，观察到何时ＲＡＭ不能正常写入。
　　说明：由于半导体存储器工艺水平的提高，实验仪本身所提供的脉冲信号源频率可能无法达到ＲＡＭ的写入极限，需要直接给Ｔ３输入外部脉冲信号作测试。
　　（５）怎样测试ＲＡＭ的读出时间？设法使Ｄ０、Ａ０端的状态能以０、１、０、１的规律变化，当ＲＡＭ连续进行读出时，将双踪示波器分别接于Ａ０、Ｄ０端，所观察到的波形时间差即为ＲＡＭ读出时间。
　　（６）双端口存储器的并行读写和访问冲突测试。
　　并行读写的方法是同时使ＣＥＬ、ＣＥＲ为１。当ＡＲ１和ＡＲ２的地址不相同时，没有访问冲突；相同时，都是读出也不冲突。要检测冲突，可以用逻辑笔测试ＩＤＴ７１３２的３号、４５号脚（分别是两个端口的“忙”信号输出）。

五、实验要求
　　（１）做好实验预习，掌握ＩＤＴ７１３２双端口ＳＲＡＭ的功能特性和使用方法。
　　（２）写出实验报告，内容是
　　　１．实验目的；
　　　２．实验任务（２）的数据记录表格；
　　　３．实验任务（３）的数据记录表格；
　　　４．实验任务（４）至（６）的测试结果；
　　　５．值得讨论的其他问题。