技术文章

(SCI) Parallel Algorithm for Wireless Data Compression and Encryption

(SCI) Fast Algorithm of Truncated BWT for Data Compression of Sensors

Dr. Qin Jiancheng

龙之梦助力肇庆教育网云计算

Dr. Zhou Yousheng

Dr. Bai Yuan

龙之梦工作室加盟华南理工学术团队

[软件下载] ComZip超级压缩机免费版下载

继续潜行，龙之梦工作室技术研发又一年

[软件交易] “雅典娜”网页密码锁在线购买

[软件交易] Super Prime超级质数机在线购买

[软件交易] ComZip超级压缩机在线购买

[信息安全] “风语者”高强度加密技术

[信息安全] 多层纵深防御体系结构

[合著] 专利：安全事件检测方法及装置

[合著] 一台模型计算机的设计与调试（四）：组合逻辑控制器流水方案

[ 2007-06-27 17:31:26 ]
　　引言/提要：与白中英老师等合著，《计算机组成原理题解、题库与实验》第三版，科学出版社，2000年。

　　关键词：计算机组成原理，实验仪，实验教材

一、教学目的、任务与实验设备
　（一）教学目的
　　（１）通过知识的综合运用，进一步加深对并行、流水的认识，从而建立流水计算机的整机概念。
　　（２）培养科学研究的独立工作能力，充分发挥创造力，从而加强运用新技术进行工程设计和组装调试的经验。

　（二）设计与调试任务
　　（１）在上一实验（第三方案）的基础上，设计一台组合逻辑控制的指令级标量流水模型计算机。
　　（２）根据设计图纸，在通用实验台上进行组装，或对组合逻辑控制方案（第三方案）的模型机进行改装，并调试成功。
　　（３）在组装调试成功的基础上，整理出设计图纸和其他文件。包括的文件同第三方案。

　（三）实验设备
　　（１）ＪＹＳ－４计算机组成原理实验仪一台
　　（２）双踪示波器一台
　　（３）直流万用表一只
　　（４）逻辑测试笔一支
　　（５）集成电路若干片，取决于设计方案。
　　集成电路建议使用ＩＳＰ芯片（一片ＩＳＰＬＳＩ　１０３２），如果实验仪容纳得下，也可以用普通中大规模集成电路和ＧＡＬ等可编程阵列器件，但实验指导以ＩＳＰ的设计为主。若采用ＩＳＰ器件，则需要一台ＰＣ机作设计和擦写之用。

二、数据格式和指令系统
　　采用与第一方案相同的指令系统，即１１条机器指令。同样考虑到复杂度和时间问题，一般应降低难度，采用该指令系统的子集：去掉中断指令后的９条机器指令。教材给出的参考方案，是采用９条机器指令的。

三、设计要求
　　与第二方案的设计要求相同，提高系统性能即为达到设计目的。

四、总体设计
　　理解第二方案中，实现流水所需要具备的两个必要条件。对于数据通路部分，无须再作更多的说明，本实验的重点在控制器的设计上。
　　由于采用ＩＳＰ技术，设计控制器的自由度非常大，模拟调试验证也很方便，相信只要发挥各人的聪明才智，实现的方法可以是多种多样的。本实验鼓励每个人充分创新，提出尽量多的解决方案。
　　下面简要列举几种可能的方案，希望起到抛砖引玉的作用。图９．２６是这些方案的示意图。
组合逻辑流水控制器设计方案举例

　　方案a（如图９．２６a）：
　　将译码电路按流水线的功能段（例如取指、执行、写回段等）分解为几部分，每个部分分别控制不同的功能段。机器指令代码则从一串指令寄存器中流过，不同的指令寄存器为不同的译码电路提供代码。其他条件信号根据需要提供给各译码电路，译码电路之间可能也要有互相协调的信号。
　　这样，上一机器指令和下一机器指令就可以在不同的功能段中同时执行了。
　　方案b（如图９．２６b）：
　　以常规组合逻辑控制器的设计（第三方案）为基础，增强状态字寄存器ＳＴ（即增加ＳＴ的位数，从而增加其状态记忆能力）。将类似于第二方案流程图（图９．２０）的状态转移图，用设计时序电路的方法来实现。
　　这样，设计出来的方案在原理上与第二方案相似。
　　方案c（如图９．２６c）：
　　将译码电路按节拍（例如Ｗ１、Ｗ２等）分解为几部分，每个部分分别产生一个节拍的控制信号。用一组或门电路将不同节拍的相同信号归一（例如，Ａ信号在节拍１、２中出现，则用一个或门把译码电路１、２中的Ａ信号合在一起）。机器指令代码从一串指令寄存器中流过，不同的指令寄存器为不同的译码电路提供代码。其他条件信号根据需要提供给各译码电路。
　　这样，上一拍和下一拍就可以同时执行机器指令了。

　　上述方案只是思路性、参考性的，在实际设计中应根据需要增删一些细节，还可以结合多种思路而得出实际的方案。
　　这里所提供的实际参考方案，主要是按流水线的功能段分解（即上述方案a），而处理控制台操作的部分则沿用第三方案中的状态字ＳＴ（不涉及流水操作，所以无须增强）。

五、组合逻辑流水控制器
数据退路总体图

　　数据通路沿用图９．１６，不必重新设计（注意图９．２２的缓冲寄存器在本方案中仍然需要增加），而控制器也采用ＩＳＰ技术来设计，和常规组合逻辑流水控制器方案（第三方案）一样。
操作数缓冲寄存器

　　组合逻辑控制器的设计方法请参考第三方案，时空图的设计请参考第二方案，实现流水的方案请参考前面的总体设计，自由发挥，不再赘述。

六、组装与调试
　　方法可参阅第三方案中的介绍。建议在分调试时，利用开发软件的模拟测试功能，对所设计的控制器进行充分的调试，这样可以使后面总调试的成功率大大增加，避免无谓的返工。

　　更高水平的课程设计可参阅第三方案。

　　我们给出关键部分设计作为参考。
　　（１）组合逻辑流水控制器　见图９．２７
　　（２）组合逻辑流水控制流程　见图９．２５
　　（３）控制信号译码表　见表９．１８
　　（４）执行段译码电路模块ＡＢＥＬ源程序及向量测试方程　见程序９．３
　　（５）取指段译码电路模块ＡＢＥＬ源程序及向量测试方程　见程序９．４
　　（６）控制器整体模块向量测试方程　见程序９．５