 |
|
|
|
[合著] 实验参考
[ 2007-04-24 15:52:37 ]
引言/提要：与白中英老师等合著，《计算机组成原理题解、题库与实验》第三版，科学出版社，2000年。
关键词：计算机组成原理，实验仪，实验教材
*** 本文档仅作为编写使用说明书的参考 ***
目录
前言 实验仪介绍
第一部分 基本实验
一、输入输出、时序发生器实验
二、运算器组成实验
三、双端口存储器实验
四、通用寄存器组与ＡＬＵ实验
五、数据通路组成实验一：操作数部分
六、程序计数器组成实验
七、数据通路组成实验二：指令部分
八、微程序控制器组成实验
九、ＣＰＵ组成与执行指令实验
十、中断执行实验
第二部分 课程设计
一、ＤＭＡ控制器的设计与调试
二、中断控制器的设计与调试
三、微程序控制器的设计与调试
四、组合逻辑控制器的设计与调试
第三部分 系统结构实验
一、流水方式的组合逻辑控制器的设计与调试
二、流水方式的微程序控制器的设计与调试
三、组合逻辑与微程序控制器相结合的流水控制的设计与调试
四、待开发的设计实验
１、更紧密的流水控制
２、浮点运算器、整数乘除运算器
３、双机通信
４、ＳＩＭＤ计算机模型
第四部分 注意事项
第五部分 附录
图１ 数据通路示意图
图２ 微程序控制器
图３ 微程序指令流程
图４ 组合逻辑控制器
图５ 组合逻辑控制流程
图６ 微程序流水控制器
图７ 微程序流水控制器流程
图８ 时序信号、中断控制及输入输出模块
图９ 时序信号的相互顺序关系
图１０ 芯片引脚图
图１１ ＩＤＴ７１３２真值表
图１２ ＭＣ１４５８０真值表
图Ａ ＤＭＡ控制器的设计
图Ｂ 增强中断控制器与原系统的集成
图Ｃ ３种流水控制器设计方式示意
图Ｄ 组合逻辑流水控制流程(“执行”功能段)
图Ｅ 运算器组成实验
图Ｆ 双端口存储器实验
图Ｇ 通用寄存器组与ＡＬＵ实验
图Ｈ 数据通路组成实验一：操作数部分
图Ｉ 程序计数器组成实验
图Ｊ 数据通路组成实验二：指令部分
表１ 实验仪各部件的芯片
表２ 微程序控制器使用的控制信号微指令
表３ 微程序代码16进制数据
表４ 组合逻辑控制器使用的控制信号译码逻辑
表５ 微程序流水控制器使用的控制信号微指令
表６ 组合逻辑流水控制器使用的的控制信号译码逻辑
表７ 时序信号、中断控制及输入输出部分的信号名称及其含义
表８ 微程序控制器的信号名称及其意义
表９ 机器指令系统
表１０ 数据通路的信号名称及其意义
程序１ 常规组合逻辑控制器译码电路１
程序２ 常规组合逻辑控制器译码电路２
程序３ 组合逻辑流水控制器(“执行”功能段)译码电路１
程序４ 组合逻辑流水控制器(“执行”功能段)译码电路２
程序５ 组合逻辑流水控制器(“取指”功能段)译码电路
资料１ ＴＩＭＥＲ模块引脚定义图
资料２ ＡＲ１模块引脚定义图
资料３ ＰＣ模块引脚定义图
资料４ ＡＬＵ３模块引脚定义图
正文
前言 实验仪介绍
原有的ＪＹＳ－３型计算机组成原理实验仪，包含了运算器、控制器等基本的计算机组成部分，具有结构简单、操作方便、可靠性高、易于掌握等优点，但也存在功能有限、支持的实验不多的不足。例如，该实验仪无法进行标量流水机的实验。
这套新的实验仪，是在原实验仪上加以改进，使之功能更强，可支持更多的教学实验（包括ＩＳＰ在系统编程实验），同时保持相对简单的硬件结构，使学生容易掌握。
一、实验仪的模块划分
与原实验仪相类似，这次设计的计算机组成原理实验仪划分为５大模块。表１是主要部件的芯片组成。
１、时序信号及中断控制部分
可产生节拍信号Ｗ１至Ｗ４，每个节拍（相当于１个微程序周期）又产生时序信号Ｔ１至Ｔ４，供仪器各部件运行时使用。一个最高２Ｍ赫兹的方波信号发生器可作为时钟源。实验时，可通过控制信号使之产生连续的、单拍的或单个节拍周期的时间信号。
中断控制器可实现单个中断请求，支持中断屏蔽。
２、输入输出部分
用一组打码开关和发光二极管作为输入和输出。比原实验仪有所改进的地方是：每个作为指示灯的发光二极管可跟踪输出两个信号。
３、数据通路部分
除了总线，还包括总线上的运算器（ＡＬＵ）、寄存器组、存储器（ＲＡＭ）、程序计数器（ＰＣ）、指令寄存器（ＩＲ）等，是实验仪器运行的主体部分，同时也是改进最多的部分。同原实验仪相比，灵活性大大提高，增加了对流水、中断、ＤＭＡ等实验的支持。
４、微程序控制器部分
用微程序技术对数据通路进行控制。原理上与原实验仪的相同，只是控制信号更多，因此更强大，足以控制驱动新的数据通路。
５、扩展部分
与原实验仪类似，留有许多空的芯片插座，是提供给课程设计实验用的。重要改进是带有ＩＳＰ芯片插座，可支持ＩＳＰ技术。
二、时序信号、中断控制及输入输出部分
从图８可看出这几个部分的大致构成。与原实验仪既有相同之处，又有所改进。
时序信号部分
(a)单脉冲电路及(b)连续方波发生器都没有变化，从Ｑ＿Ａ至Ｑ＿Ｄ分别输出频率为２Ｍ、１Ｍ、５００Ｋ、２５０Ｋ的时钟信号。
(c)时序信号发生器中，用１片ＧＡＬ２２Ｖ１０取代了原来８个芯片，实现原有功能并有所扩展，并且集成了一个中断控制器。Ｔ１至Ｔ４是时序信号输出端，ＷＬＤ用于节拍发生器（图中的移位寄存器７４ＨＣ１９５）的复位，ＷＣＬＫ则控制节拍发生器的动作。Ｗ１至Ｗ４是节拍信号输出端，供组合逻辑控制器使用。这些时序信号的关系如图９。
给时序信号发生器的控制信号都集中在ＧＡＬ２２Ｖ１０的输入端，其具体意义见表７。通过这些信号，可实现单拍停机、单指令停机和机器指令ＳＴＰ停机，以满足实验的需要。
中断控制器
这是一个简单的中断控制器，只负责中断请求。当ＩＮＴＲ信号从低电平跳变至高电平，并且中断允许信号ＩＮＴＡ为１时，从ＩＮＴＱ输出高电平，并保持至微程序控制器用ＩＮＳＣ信号关中断。开、关中断均用ＩＮＳＣ信号（高电平）输入。
输入输出部分
(d)打码开关作为输入部分，用高低电平来表示逻辑１和０，结构很简单。
(e)输出显示中，每个指示灯可以显示两个信号， 这两个信号通过一个２选１多路选择器与发光二极管连接。用一个切换信号ＡＢ统一控制全部多路选择器的输入选择。由于多路选择器承担了驱动发光二极管的任务，而它本身（采用高速ＣＭＯＳ电路）功耗很小，因此做实验时无须考虑指示灯的负载。
三、数据通路部分
图１是数据通路的原理框图。为增强实验仪的功能，特别是要支持并行流水实验，对这部分进行了重新设计，并反复多次修改，做到既保持了结构上的相对简单，又有很大的灵活性，有功能上的潜力可挖。
数据通路中有两条主要的总线：数据总线和指令总线。数据总线是图中颜色较深的那一条，它负责在各部件之间传送执行指令时所处理的数据。指令总线是颜色较浅的那条，它负责传送要执行的机器指令代码。其余的就是一些少数部件之间互连的数据通路了。
数据通路所连接的部件包括：
１、算术逻辑运算器（ＡＬＵ）。通过控制信号Ｓ３、Ｓ２、Ｓ１、Ｓ０、Ｍ的不同组合，可进行１６种算术运算和１６种逻辑运算，信号ＣＩＮ在算术运算中是低位进位信号，利用它可以对超过８位的算术运算进行分步处理。控制信号ＡＬＵàＢＵＳ用于把运算结果向总线输出。
２、操作数寄存器（ＤＲ１、ＤＲ２）。分别提供ＡＬＵ的操作数Ｂ、Ａ。输入端分别集成了二选一多路选择器ＭＵＸ１、ＭＵＸ２，可选择从寄存器组ＲＦ还是从数据总线加载操作数。用控制信号Ｍ１ＬＲ、Ｍ２ＬＲ进行输入选择，ＬＤＲ１、ＬＤＲ２进行加载。
３、双端口通用寄存器组（ＲＦ）。有４个寄存器，用于保存数据。可同时输出两个数据并加载一个数据。寄存器选择信号ＲＳ１、ＲＳ０选择源操作数寄存器ＲＳ，ＲＤ１、ＲＤ０选择目的操作数寄存器ＲＤ，ＷＲ１、ＷＲ０选择写回寄存器ＷＲ。在串行控制器下，ＲＤ、ＷＲ应指向同一寄存器。通过控制信号ＷＲＤ向寄存器ＷＲ加载数据。ＲＳàＢＵＳ用于把ＲＳ的值向总线输出。
４、写回缓冲寄存器（ＥＲ）。用于对来自数据总线、准备写回至ＲＦ的数据进行缓冲保存。缓冲操作受控于信号ＬＤＥＲ。
５、打码开关输入端口（ＳＷ）。用于将打码开关所决定的８位数据输入到数据总线中。ＳＷ７至ＳＷ０接８个打码开关，信号ＳＷàＢＵＳ控制该８位数据向总线的输出。
６、双端口静态存储器（ＲＡＭ）。有两个端口可同时对数据进行读写，分别作为数据和机器指令端口。控制信号ＣＥＬ、ＣＥＲ分别是左右端口的片选信号，ＬＲＷ、ＲＲＷ则是两端口的读写选择。
７、地址寄存器（ＡＲ１、ＡＲ２）。分别对应ＲＡＭ的两个端口，用于每个端口的地址选择。ＡＲ１用ＧＡＬ２２Ｖ１０定制而成，具有累加功能。信号ＬＤＡＲ１、ＡＲ１＿ＩＮＣ分别控制ＡＲ１载入地址值和地址加１。ＡＲ２带有多路选择器，可选择从数据通路或程序计数器ＰＣ载入地址。信号Ｍ３ＬＲ实现选择功能，载入地址由信号ＬＤＡＲ２控制。
８、程序计数器（ＰＣ）。用ＧＡＬ２２Ｖ１０定制而成，具有累加功能，与具有加法功能的ＡＬＵ３（也用ＧＡＬ２２Ｖ１０定制）相结合，可实现顺序执行、直接寻址转移和相对寻址转移。信号ＬＤＰＣ、ＰＣ＿ＩＮＣ、ＰＣ＿ＡＤＤ分别控制ＰＣ载入地址、累加计数和加入位移值。
９、中断断点地址寄存器（Ｓ）。用于发生中断时，保存断点地址（ＰＣ值），中断返回时恢复。信号ＬＤＳ和Ｓ２ＢＵＳ分别控制Ｓ保存断点地址和向数据通路输出保存值。因为是单个寄存器，所以只支持１级中断。
１０、地址缓冲寄存器（ＤＲ４）。带有多路选择器，可选择从数据通路或指令寄存器ＩＲ载入地址。信号Ｍ４ＬＲ实现选择功能，载入地址由ＬＤＲ４控制。
１１、机器指令寄存器（ＩＲ）。用于保存机器指令代码，其数据输出给控制部件ＣＵ和需要操作数的部件，如寄存器组ＲＦ、程序计数器ＰＣ的缓冲寄存器等。信号ＬＤＩＲ控制ＩＲ从指令总线（与ＲＡＭ相连）载入指令。
上面所提到的控制信号，有的是电平触发信号，有的是边沿触发信号，并有时序关系的限制。为简化控制器的设计，对于边沿触发的信号，都接一个与门，与门的一个输入端留给控制器，另一输入端接一个合适的时序信号（Ｔ１、Ｔ２、Ｔ３或Ｔ４）。这样，从控制器输出的控制信号就是统一的电平信号，并且持续时间都是１拍（即１个微指令周期）。
双端口寄存器组、双端口存储器的使用，有助于并行流水的实现。数据总线、指令总线的分离，可降低并行操作的冲突。多路选择器的使用，提高了部件传送数据的灵活性。如此一来，数据通路就具备了较强的能力，只要有足够强大的控制器，就能胜任包括流水在内的多种工作。
四、微程序控制器部分
虽然数据通路已拥有流水的潜力，但这个微程序控制器作为基本实验的组成部分，仍然采用常规的串行控制方式。对此控制器稍作改动，就能实现流水控制。
微程序的设计
以数据通路所具有的灵活性，完全可以在上面设计出几十条机器指令，而该控制器仅仅实现了１１条单字节指令的简单系统。表９是该机器指令系统列表，乘法指令ＭＵＬ在本实验仪中无效。
为控制数据通路，采用了４０位长的微指令字，其中操作控制部分占３０位，顺序控制部分占１０位。微指令地址长６位，采用断定转移方式。操作控制部分的Ａ、Ｂ、Ｃ字段使用了编码。微指令是水平型的，这样才能较好地发挥数据通路的能力。
图３是微程序的流程图，表２是相应的微指令列表，表３是控制存储器中的１６进制微程序代码。图中除了机器指令的执行流程，还有控制台操作流程。控制台操作是人工控制ＲＡＭ的读写用的，主要目的是把机器指令程序和数据写入内存，然后程序才能运行起来。图中ＳＴ是两个打码开关所决定的控制台状态，ＫＲＤ为读内存，ＫＷＥ为写内存，ＰＲ为转入程序运行。
控制器硬件组成
图２是微程序控制器的示意图。可以看到微地址寄存器、控制存储器和微程序转移逻辑，但没有见到明显的微指令寄存器。事实上，微指令寄存器的功能被控制存储器所承担了。
如此，将微程序控制器的时序关系简化到只有一个，即每个微指令周期的开始时刻（Ｔ１），微地址寄存器载入新的微程序地址，控制存储器输出相应的控制信号，并持续至下一微指令周期的开始，这时微程序转移逻辑已准备好了下一微指令地址，让微地址寄存器载入。
精简了长达４０位的微指令寄存器，每周期只做１个动作（Ｔ１时刻的载入微地址），这使得微程序控制器显得简练、干脆。
五、扩展部分
实验仪的扩展部分是为课程设计和系统结构实验而准备的。这部分主要由空的芯片插座和对应的引脚信号线插座组成，可以在上面搭建各人自己设计的系统模块。与原实验仪相比，这部分改进最大的地方就是提供了两个ＩＳＰ芯片的插座，可以利用ＩＳＰ技术进行设计。
由于ＩＳＰ芯片本身的集成度相当高，把扩展部分能够容纳的ＩＳＰ和低密度芯片（ＧＡＬ、中规模集成电路等）加起来，其规模超过了原实验仪扩展部分的２倍。即使要设计比较复杂的系统模块，实验仪也可以支持。设计还可以很灵活，既能象原实验仪那样单纯用非ＩＳＰ的芯片设计，又能全部用ＩＳＰ芯片设计，还可以两种芯片配合使用。
第一部分 基本实验
一、输入输出、时序发生器实验（如图８、表７）
重点模块：方波信号发生器，时序信号发生器，节拍发生器。
线路连接：
电源、输入输出、时序电路：ＶＣＣ
电源、输入输出、时序电路：ＧＮＤ
输入输出：ＡＢ － 输入输出：打码开关
输入输出：指示灯Ａ端 － 输入输出：打码开关
输入输出：指示灯Ｂ端 － 输入输出：打码开关
时序电路：ＣＬＲ － 输入输出：脉冲按钮（或打码开关）
时序电路：ＭＦ － 时序电路：Ｑ＿Ａ（或Ｂ、Ｃ、Ｄ）
时序电路：ＤＰ － 输入输出：打码开关
时序电路：ＴＪ － 输入输出：打码开关
时序电路：ＤＢ － 输入输出：打码开关
时序电路：ＱＤ － 时序电路：脉冲按钮（或打码开关）
时序电路：Ｗ１．．．Ｗ４ － 输入输出：４指示灯
时序电路：ＳＫＩＰ － 输入输出：打码开关
操作提示：
１、改变ＡＢ，则指示灯的输入端在Ａ、Ｂ之间切换。
２、复位方法：使ＣＬＲ输入低电平，再恢复高电平。
３、使ＳＫＩＰ为高电平，则从ＱＤ发一次脉冲，Ｗ４成为高电平，Ｗ１至Ｗ３为低电平。
二、运算器组成实验（如图Ｅ）
重点模块：算术逻辑运算器ＡＬＵ，操作数寄存器ＤＲ１、ＤＲ２，打码开关输出控制ＳＷ。
线路连接：
电源、输入输出、时序电路、数据通路：ＶＣＣ
电源、输入输出、时序电路、数据通路：ＧＮＤ
时序电路：ＣＬＲ － 输入输出：脉冲按钮（或打码开关）
时序电路：ＭＦ － 时序电路：Ｑ＿Ａ（或Ｂ、Ｃ、Ｄ）
时序电路：ＤＰ － 时序电路：ＶＣＣ
时序电路：ＱＤ － 时序电路：脉冲按钮（或打码开关）
数据通路：Ｔ２、Ｔ３ － 时序电路：Ｔ２、Ｔ３
输入输出：ＡＢ － 输入输出：打码开关
数据通路：ＢＵＳ７．．．ＢＵＳ０ － 输入输出：８指示灯
数据通路：Ｃ － 输入输出：指示灯
数据通路：ＡＬＵ２ＢＵＳ － 输入输出：打码开关
数据通路：Ｓ３．．．Ｓ０ － 输入输出：４打码开关
数据通路：Ｍ － 输入输出：打码开关
数据通路：ＣＩＮ － 输入输出：打码开关
数据通路：ＬＤＲ１ － 输入输出：打码开关
数据通路：Ｍ１ＬＲ － 数据通路：ＶＣＣ
数据通路：ＬＤＲ２ － 输入输出：打码开关
数据通路：Ｍ２ＬＲ － 数据通路：ＶＣＣ
数据通路：ＳＷ２ＢＵＳ － 输入输出：打码开关
数据通路：ＳＷ７．．．ＳＷ０ － 输入输出：８打码开关
操作提示：
１、操作数由ＳＷ７至ＳＷ０提供。
２、ＤＲ１载入数据的操作（其它寄存器类似）：使ＬＤＲ１为高电平，由ＱＤ发一个脉冲。
３、ＡＬＵ输出的操作：使ＡＬＵ２ＢＵＳ保持低电平，则ＡＬＵ一直输出。
４、进位信号Ｃ的保存：受ＡＬＵ２ＢＵＳ控制。
三、双端口存储器实验（如图Ｆ、图１０、图１１）
重点模块：存储器ＲＡＭ，地址寄存器ＡＲ１、ＡＲ２。
线路连接：
电源、输入输出、时序电路、数据通路：ＶＣＣ
电源、输入输出、时序电路、数据通路：ＧＮＤ
时序电路：ＣＬＲ － 输入输出：脉冲按钮（或打码开关）
时序电路：ＭＦ － 时序电路：Ｑ＿Ａ（或Ｂ、Ｃ、Ｄ）
时序电路：ＤＰ － 时序电路：ＶＣＣ
时序电路：ＱＤ － 时序电路：脉冲按钮（或打码开关）
数据通路：Ｔ１、Ｔ３ － 时序电路：Ｔ１、Ｔ３
输入输出：ＡＢ － 输入输出：打码开关
数据通路：ＢＵＳ７．．．ＢＵＳ０ － 输入输出：８指示灯
数据通路：ＩＮＳ７．．．ＩＮＳ０ － 输入输出：８指示灯
数据通路：ＣＥＬ － 输入输出：打码开关
数据通路：ＬＲＷ － 输入输出：打码开关
数据通路：ＣＥＲ － 输入输出：打码开关
数据通路：ＲＲＷ － 数据通路：ＧＮＤ
数据通路：ＬＤＡＲ１ － 输入输出：打码开关
数据通路：ＡＲ１＿ＩＮＣ － 输入输出：打码开关
数据通路：Ｍ３ＬＲ － 数据通路：ＶＣＣ
数据通路：ＬＤＡＲ２ － 输入输出：打码开关
数据通路：ＳＷ２ＢＵＳ － 输入输出：打码开关
数据通路：ＳＷ７．．．ＳＷ０ － 输入输出：８打码开关
操作提示：
１、ＳＷ７至ＳＷ０提供地址、数据。
２、数据从左端口写入，左右端口均可读出。
３、若两端口地址相同，且左端口写入，要注意是否发生冲突，使写入失败。
４、利用ＡＲ１＿ＩＮＣ，可以顺序写入、读出多个数据。
四、通用寄存器组与ＡＬＵ实验（如图Ｇ、图１０、图１２）
重点模块：通用寄存器组ＲＦ，写回缓冲寄存器ＥＲ。
线路连接：
电源、输入输出、时序电路、数据通路：ＶＣＣ
电源、输入输出、时序电路、数据通路：ＧＮＤ
时序电路：ＣＬＲ － 输入输出：脉冲按钮（或打码开关）
时序电路：ＭＦ － 时序电路：Ｑ＿Ａ（或Ｂ、Ｃ、Ｄ）
时序电路：ＤＰ － 时序电路：ＶＣＣ
时序电路：ＱＤ － 时序电路：脉冲按钮（或打码开关）
数据通路：Ｔ２、Ｔ３ － 时序电路：Ｔ２、Ｔ３
输入输出：ＡＢ － 输入输出：打码开关
数据通路：ＢＵＳ７．．．ＢＵＳ０ － 输入输出：８指示灯
数据通路：ＡＬＵ２ＢＵＳ － 输入输出：打码开关
数据通路：Ｓ３．．．Ｓ０ － 输入输出：４打码开关
数据通路：Ｍ － 输入输出：打码开关
数据通路：ＣＩＮ － 数据通路：ＶＣＣ
数据通路：ＬＤＲ１ － 输入输出：打码开关
数据通路：Ｍ１ＬＲ － 数据通路：ＧＮＤ
数据通路：ＬＤＲ２ － 输入输出：打码开关
数据通路：Ｍ２ＬＲ － 数据通路：ＧＮＤ
数据通路：ＲＳ１、ＲＳ０ － 输入输出：２打码开关
数据通路：ＲＤ１、ＲＤ０ － 输入输出：２打码开关
数据通路：ＷＲ１、ＷＲ０ － 输入输出：２打码开关
数据通路：ＷＲＤ － 输入输出：打码开关
数据通路：ＬＤＥＲ － 输入输出：打码开关
数据通路：ＳＷ２ＢＵＳ － 输入输出：打码开关
数据通路：ＳＷ７．．．ＳＷ０ － 输入输出：８打码开关
操作提示：
１、改变寄存器选择字ＲＳ１、ＲＳ０、ＲＤ１、ＲＤ０后，必须由ＱＤ发一个脉冲，寄存器组的输出才会改变。
２、禁止超过１个芯片同时向同一数据总线输出，这样会烧毁芯片。
３、寄存器ＲＳ可以从三态门输出到数据总线，ＲＤ要经过ＡＬＵ输出。
五、数据通路组成实验一：操作数部分（如图Ｈ）
线路连接：
电源、输入输出、时序电路、数据通路：ＶＣＣ
电源、输入输出、时序电路、数据通路：ＧＮＤ
时序电路：ＣＬＲ － 输入输出：脉冲按钮（或打码开关）
时序电路：ＭＦ － 时序电路：Ｑ＿Ａ（或Ｂ、Ｃ、Ｄ）
时序电路：ＤＰ － 时序电路：ＶＣＣ
时序电路：ＱＤ － 时序电路：脉冲按钮（或打码开关）
数据通路：Ｔ１．．．Ｔ３ － 时序电路：Ｔ１．．．Ｔ３
输入输出：ＡＢ － 输入输出：打码开关
数据通路：ＢＵＳ７．．．ＢＵＳ０ － 输入输出：８指示灯
数据通路：ＡＬＵ２ＢＵＳ － 输入输出：打码开关
数据通路：Ｓ３．．．Ｓ０ － 输入输出：４打码开关
数据通路：Ｍ － 输入输出：打码开关
数据通路：ＣＩＮ － 数据通路：打码开关
数据通路：ＬＤＲ１ － 输入输出：打码开关
数据通路：Ｍ１ＬＲ － 数据通路：ＧＮＤ
数据通路：ＬＤＲ２ － 输入输出：打码开关
数据通路：Ｍ２ＬＲ － 数据通路：ＧＮＤ
数据通路：ＲＳ１、ＲＳ０ － 输入输出：２打码开关
数据通路：ＲＤ１、ＲＤ０ － 输入输出：２打码开关
数据通路：ＷＲ１、ＷＲ０ － 输入输出：２打码开关
数据通路：ＷＲＤ － 输入输出：打码开关
数据通路：ＬＤＥＲ － 输入输出：打码开关
数据通路：ＣＥＬ － 输入输出：打码开关
数据通路：ＬＲＷ － 输入输出：打码开关
数据通路：ＬＤＡＲ１ － 输入输出：打码开关
数据通路：ＡＲ１＿ＩＮＣ － 输入输出：打码开关
数据通路：ＳＷ２ＢＵＳ － 输入输出：打码开关
数据通路：ＳＷ７．．．ＳＷ０ － 输入输出：８打码开关
六、程序计数器组成实验（如图Ｉ）
重点模块：程序计数器ＰＣ、地址加法器ＡＬＵ３、地址缓冲寄存器ＤＲ４。
线路连接：
电源、输入输出、时序电路、数据通路：ＶＣＣ
电源、输入输出、时序电路、数据通路：ＧＮＤ
时序电路：ＣＬＲ － 输入输出：脉冲按钮（或打码开关）
时序电路：ＭＦ － 时序电路：Ｑ＿Ａ（或Ｂ、Ｃ、Ｄ）
时序电路：ＤＰ － 时序电路：ＶＣＣ
时序电路：ＱＤ － 时序电路：脉冲按钮（或打码开关）
数据通路：Ｔ１、Ｔ３ － 时序电路：Ｔ１、Ｔ３
输入输出：ＡＢ － 输入输出：打码开关
数据通路：ＰＣ７．．．ＰＣ０ － 输入输出：８指示灯
数据通路：Ｍ４ＬＲ － 数据通路：ＶＣＣ
数据通路：ＬＤＲ４ － 输入输出：打码开关
数据通路：ＬＤＰＣ － 输入输出：打码开关
数据通路：ＰＣ＿ＩＮＣ － 输入输出：打码开关
数据通路：ＰＣ＿ＡＤＤ － 输入输出：打码开关
数据通路：ＳＷ２ＢＵＳ － 输入输出：打码开关
数据通路：ＳＷ７．．．ＳＷ０ － 输入输出：８打码开关
操作提示：
１、ＰＣ＿ＡＤＤ必须与ＬＤＰＣ同时使用才有效。
２、ＰＣ＿ＩＮＣ不能与ＬＤＰＣ同时使用。
七、数据通路组成实验二：指令部分（如图Ｊ）
线路连接：
电源、输入输出、时序电路、数据通路：ＶＣＣ
电源、输入输出、时序电路、数据通路：ＧＮＤ
时序电路：ＣＬＲ － 输入输出：脉冲按钮（或打码开关）
时序电路：ＭＦ － 时序电路：Ｑ＿Ａ（或Ｂ、Ｃ、Ｄ）
时序电路：ＤＰ － 时序电路：ＶＣＣ
时序电路：ＱＤ － 时序电路：脉冲按钮（或打码开关）
数据通路：Ｔ１、Ｔ３ － 时序电路：Ｔ１、Ｔ３
输入输出：ＡＢ － 输入输出：打码开关
数据通路：ＰＣ７．．．ＰＣ０ － 输入输出：８指示灯
数据通路：ＢＵＳ７．．．ＢＵＳ０ － 输入输出：８指示灯
数据通路：ＩＮＳ７．．．ＩＮＳ０ － 输入输出：８指示灯
数据通路：ＣＥＬ － 输入输出：打码开关
数据通路：ＬＲＷ － 输入输出：打码开关
数据通路：ＣＥＲ － 输入输出：打码开关
数据通路：ＲＲＷ － 数据通路：ＧＮＤ
数据通路：ＬＤＡＲ１ － 输入输出：打码开关
数据通路：ＡＲ１＿ＩＮＣ － 输入输出：打码开关
数据通路：Ｍ３ＬＲ － 数据通路：ＧＮＤ
数据通路：ＬＤＡＲ２ － 输入输出：打码开关
数据通路：Ｍ４ＬＲ － 数据通路：ＧＮＤ
数据通路：ＬＤＲ４ － 输入输出：打码开关
数据通路：ＬＤＰＣ － 输入输出：打码开关
数据通路：ＰＣ＿ＩＮＣ － 输入输出：打码开关
数据通路：ＰＣ＿ＡＤＤ － 输入输出：打码开关
数据通路：ＳＷ２ＢＵＳ － 输入输出：打码开关
数据通路：ＳＷ７．．．ＳＷ０ － 输入输出：８打码开关
操作提示：
先从ＲＡＭ的左端口写入指令代码，然后才能进行取指令的操作。
八、微程序控制器组成实验（如图２、图３、表２、表３）
重点模块：微地址寄存器ＵＡＲ、控制存储器ＣＭ。
线路连接：
电源、输入输出、时序电路、微程序控制器：ＶＣＣ
电源、输入输出、时序电路、微程序控制器：ＧＮＤ
时序电路：ＣＬＲ － 输入输出：脉冲按钮（或打码开关）
时序电路：ＭＦ － 时序电路：Ｑ＿Ａ（或Ｂ、Ｃ、Ｄ）
时序电路：ＤＰ － 时序电路：ＶＣＣ
时序电路：ＱＤ － 时序电路：脉冲按钮（或打码开关）
微程序控制器：Ｔ１ － 时序电路：Ｔ１
输入输出：ＡＢ － 输入输出：打码开关
微程序控制器：Ａ５．．．Ａ０ － 输入输出：６指示灯
微程序控制器：控制信号（表８） － 输入输出：３３指示灯
微程序控制器：ＣＬＲ － 输入输出：脉冲按钮（或打码开关）
微程序控制器：Ｃ － 输入输出：打码开关
微程序控制器：ＩＮＴＱ － 输入输出：打码开关
微程序控制器：ＳＷＡ、ＳＷＢ － 输入输出：２打码开关
微程序控制器：ＩＲ７．．．ＩＲ４ － 输入输出：４打码开关
操作提示：
１、微程序控制器的复位方法与时序发生器的复位相同。
２、从ＱＤ发一次脉冲，控制器动作一次，等于一个微指令周期。
３、指示灯用来观察控制信号，利用ＡＢ切换可同时跟踪４８个信号。
九、ＣＰＵ组成与执行指令实验（如图１、表９）
线路连接：
电源、输入输出、时序电路、数据通路、微程序控制器：ＶＣＣ
电源、输入输出、时序电路、数据通路、微程序控制器：ＧＮＤ
时序电路：ＣＬＲ － 输入输出：脉冲按钮（或打码开关）
时序电路：ＭＦ － 时序电路：Ｑ＿Ａ（或Ｂ、Ｃ、Ｄ）
时序电路：ＤＰ － 输入输出：打码开关
时序电路：ＱＤ － 时序电路：脉冲按钮（或打码开关）
数据通路：Ｔ１．．．Ｔ３ － 时序电路：Ｔ１．．．Ｔ３
微程序控制器：Ｔ１ － 时序电路：Ｔ１
输入输出：ＡＢ － 输入输出：打码开关
微程序控制器：Ａ５．．．Ａ０ － 输入输出：６指示灯
数据通路：ＢＵＳ７．．．ＢＵＳ０ － 输入输出：８指示灯
数据通路：ＩＮＳ７．．．ＩＮＳ０ － 输入输出：８指示灯
数据通路：ＰＣ７．．．ＰＣ０ － 输入输出：８指示灯
数据通路：ＲＳ１、ＲＳ０ － 数据通路：ＩＲ３、ＩＲ２
数据通路：ＲＤ１、ＲＤ０ － 数据通路：ＩＲ１、ＩＲ０
数据通路：ＷＲ１、ＷＲ０ － 数据通路：ＲＤ１、ＲＤ０
数据通路：ＳＷ７．．．ＳＷ０ － 输入输出：８打码开关
微程序控制器：控制信号（表８） － 数据通路：控制信号（表１０）
微程序控制器：ＣＬＲ － 输入输出：脉冲按钮（或打码开关）
微程序控制器：Ｃ － 数据通路：Ｃ
微程序控制器：ＳＷＡ、ＳＷＢ － 输入输出：２打码开关
微程序控制器：ＩＲ７．．．ＩＲ４ － 数据通路：ＩＲ７．．．ＩＲ４
操作提示：
１、不做中断执行部分，因此数据通路和控制器的ＬＤＳ、Ｓ２ＢＵＳ两个信号可不接。
２、先在控制台状态下输入机器指令程序代码，然后才能运行程序。
十、中断执行实验
线路连接：
电源、输入输出、时序电路、数据通路、微程序控制器：ＶＣＣ
电源、输入输出、时序电路、数据通路、微程序控制器：ＧＮＤ
时序电路：ＣＬＲ － 输入输出：脉冲按钮（或打码开关）
时序电路：ＭＦ － 时序电路：Ｑ＿Ａ（或Ｂ、Ｃ、Ｄ）
时序电路：ＤＰ － 输入输出：打码开关
时序电路：ＱＤ － 时序电路：脉冲按钮（或打码开关）
时序电路：ＩＮＴＲ － 输入输出：脉冲按钮（或打码开关）
数据通路：Ｔ１．．．Ｔ３ － 时序电路：Ｔ１．．．Ｔ３
微程序控制器：Ｔ１ － 时序电路：Ｔ１
微程序控制器：ＩＮＳＣ － 时序电路：ＩＮＳＣ
微程序控制器：ＩＮＴＱ － 时序电路：ＩＮＴＱ
输入输出：ＡＢ － 输入输出：打码开关
时序电路：ＩＮＴＡ － 输入输出：指示灯
微程序控制器：Ａ５．．．Ａ０ － 输入输出：６指示灯
数据通路：ＢＵＳ７．．．ＢＵＳ０ － 输入输出：８指示灯
数据通路：ＩＮＳ７．．．ＩＮＳ０ － 输入输出：８指示灯
数据通路：ＰＣ７．．．ＰＣ０ － 输入输出：８指示灯
数据通路：ＲＳ１、ＲＳ０ － 数据通路：ＩＲ３、ＩＲ２
数据通路：ＲＤ１、ＲＤ０ － 数据通路：ＩＲ１、ＩＲ０
数据通路：ＷＲ１、ＷＲ０ － 数据通路：ＲＤ１、ＲＤ０
数据通路：ＳＷ７．．．ＳＷ０ － 输入输出：８打码开关
微程序控制器：控制信号（表８） － 数据通路：控制信号（表１０）
微程序控制器：ＣＬＲ － 输入输出：脉冲按钮（或打码开关）
微程序控制器：Ｃ － 数据通路：Ｃ
微程序控制器：ＳＷＡ、ＳＷＢ － 输入输出：２打码开关
微程序控制器：ＩＲ７．．．ＩＲ４ － 数据通路：ＩＲ７．．．ＩＲ４
操作提示：
以执行中断指令和中断响应为主，其他指令只要选一两个来构成程序即可，因此多余的控制信号可以不接。
第二部分 课程设计
一、ＤＭＡ控制器的设计与调试
设计目标：
在原系统中嵌入一个ＤＭＡ控制器，它能够完成以下工作
１、接受外部ＤＭＡ请求：请求来自打码开关；
２、取得总线控制权：将微程序控制器挂起；
３、控制外设数据缓冲区与ＲＡＭ交换数据：由打码开关选择ＤＭＡ读/写；
４、字计数：传送了８个字符后结束ＤＭＡ操作；
５、释放总线：让微程序控制器继续工作。
设计参考：
如图Ａ，采用如下主要部件
１、字计数器ＷＣ：使用７４ＨＣ１９１芯片，用于进行字计数，并提供外设数据缓冲区的地址。
２、外设数据缓冲区ＤＢ：使用静态存储器６１１６芯片，可以与数据总线交换数据。
３、２选１多路选择器ＭＵＸ：使用７４ＨＣ１５７芯片，用于拦截原本直接从微程序控制器输出至数据通路的控制信号，使之能在ＤＭＡ控制器与微程序控制器之间切换。
４、控制核心ＤＭＡＣ：使用ＧＡＬ２２Ｖ１０芯片或者ＩＳＰ芯片，用于控制ＤＭＡ操作。图Ａ中有ＤＭＡＣ的控制流程，很容易画出它的状态转移图。
对图中部分信号作简略解释（注意：图中默认各信号高电平有效，没有考虑具体芯片是否低电平有效）。
ＷＣ－１：字计数值减１信号。当计数值减为０时，在与门作用下，该信号不再出现，直至ＬＤＷＣ信号有效，计数值变为８为止。注意ＷＣ－１信号每传送一个字符会出现两次，因此字计数器的最低位保留不用。
ＥＮＤ：传送结束信号。当计数值非０时，在或门作用下，该信号为１；计数值减为０时，信号变０。
ＤＭＡＱ：外部ＤＭＡ请求信号，可直接接到中断控制器的ＩＮＴＱ信号上（微程序控制器不接收中断请求），或者参考中断控制器的方法，设计一个上升沿触发、ＡＣＫ信号清除的请求信号发生器。
ＡＣＫ：应答信号，输出给请求信号发生器，用于清除请求信号。若使用中断控制器作ＤＭＡＱ信号源，则ＡＣＫ信号接到中断控制器的ＩＮＳＣ信号上。
ＤＭＡＲ：ＤＭＡ请求信号。在与门的作用下，若微程序控制器的ＬＤＡＲ１信号有效，则ＤＭＡＣ不会收到ＤＭＡＲ信号。这样做是因为ＤＭＡ操作会破坏地址寄存器ＡＲ１原有的值，所以必须等微程序控制器先使用ＡＲ１。
Ｒ/Ｗ：ＤＭＡ读写选择信号，可接打码开关。
ＨＯＬＤ：挂起信号。其作用一是屏蔽微程序控制器的时钟信号，使之暂停工作，二是将输出到数据通路的控制信号从微程序控制器切换到ＤＭＡ控制器上。
原本直接从微程序控制器输出到数据通路的控制信号ＣＥＬ、ＬＲＷ、ＳＷ２ＢＵＳ、ＡＲ１＿ＩＮＣ、ＬＤＡＲ１都被拦截，先经过多路选择器（有的信号也可用或门代替多路选择器）再到数据通路。多路选择器的另一输入端来自ＤＭＡ控制器。
二、中断控制器的设计与调试
设计目标：
在原系统中嵌入一个中断控制器，取代原来的简单中断控制器。该中断控制器功能如下
１、多中断源、分优先级：接入３个外部中断请求源，分高、中、低３个优先级。不同中断有不同的入口地址。多个中断请求同时到来时，按优先级排队。中断允许/屏蔽信号ＩＮＳＣ到来时，除修改中断允许位ＩＮＴＡ的允许/屏蔽状态外，若有中断请求正在输出（显然此时ＩＮＴＡ允许），还要清除其中优先级最高的。
２、多层嵌套：可支持１６层中断嵌套。
设计参考：
如图Ｂ，采用如下主要部件
１、优先编码器ＥＮＣ：使用７４ＨＣ１４７芯片，用于提供优先级最高的中断请求号，转化为中断入口地址的高２位。
２、２选１多路选择器ＭＵＸ：使用７４ＨＣ１５７芯片，用于在原打码开关值和中断入口地址值之间切换。
３、中断请求寄存器ＩＮＴＣ：使用ＧＡＬ２２Ｖ１０或ＩＳＰ芯片，用于保存中断请求信息，处理相应的清除请求信息。
４、译码器ＤＥＣ：使用７４ＨＣ１３９芯片，用于根据优先级最高的中断请求号，将清除请求信号输出给相应的清零端。
５、三态门ＰＵＳＨ、ＰＯＰ：使用７４ＨＣ２４４芯片，用于中断断点地址入栈时，堆栈与程序计数器ＰＣ连通；出栈时，堆栈与数据总线连通。
６、堆栈ＳＴＡＣＫ：使用静态存储器６１１６芯片，用于保存中断断点地址。
７、栈指针ＳＰ：使用７４ＨＣ１９１芯片，用于记录栈顶位置。
对图中部分信号作简略解释（注意：图中默认各信号高电平有效，没有考虑具体芯片是否低电平有效）。
ＩＮＴ１、ＩＮＴ２、ＩＮＴ３：外部中断请求，可接打码开关或脉冲按钮（要求ＩＮＴＣ能够处理上升沿信号）。ＩＮＴＣ中，每个请求输入端的旁边是相应的清除输入端。
ＩＮＳＣ：来自微程序控制器，直接输出给中断允许位ＩＮＴＡ的ＪＫ触发器。在与门作用下，当ＩＮＴＡ为允许时，ＩＮＳＣ也输出给相应的中断请求清除端（经过译码器）。
ＩＮＴＱ：向微程序控制器输出的中断请求信号。在与、或门作用下，只要有任意一个中断请求，并且ＩＮＴＡ为允许，则该信号有效，并控制多路选择器从打码开关输出切换到中断入口地址输出。
Ａ１、Ａ０：最高中断请求号。从优先编码器输出，作为中断入口地址高２位，并提供给译码器，以便清除相应的请求。
ＣＬＲ：复位信号，可接打码开关，用于使中断请求寄存器全部清零，ＩＮＴＡ置１。注意：该信号需要有时钟信号Ｔ４才能起作用。
ＩＮＴＡ：中断允许信号，由ＪＫ触发器提供，ＣＬＲ信号使之置１，ＩＮＳＣ信号使之翻转。
中断嵌套部分，将原断点地址寄存器Ｓ的两个信号输入端Ｓ２ＢＵＳ、ＬＤＳ分别接高、低电平，使Ｓ不工作。将微程序控制器的Ｓ２ＢＵＳ、ＬＤＳ信号引到新中断控制器中，如图连接。Ａ３至Ａ０是栈指针ＳＰ值，用来作为堆栈存储器地址。
三、微程序控制器的设计与调试
设计目标：
用自己设计的一个微程序控制器取代原系统中的微程序控制器，实现如下功能之一
１、给定机器指令系统：如表９；
２、自拟机器指令系统：自己设定机器指令。
设计参考：
参考原系统的微程序控制器，见图２、图３、表１、表２。
数据通路上还可以挂接其他器件，以扩充其功能。参考上述ＤＭＡ控制器和中断控制器的设计。
四、组合逻辑控制器的设计与调试
设计目标：
用自己设计的一个组合逻辑控制器（使用两片ＩＳＰ芯片）取代原系统中的微程序控制器，实现如下功能之一：
１、给定机器指令系统：如表９（不含中断指令）；
２、自拟机器指令系统：自己设定机器指令。
设计参考：
如图４，利用实验仪上节拍信号发生器产生的Ｗ１、Ｗ２、Ｗ３、Ｗ４信号，可以用组合逻辑电路将指令代码等输入信号译码成为控制信号输出。为实现控制台功能，还需要２位的状态字寄存器。
图５是组合逻辑控制器的控制逻辑，表４是对应的逻辑表。表４可以转化为译码电路的逻辑表达式。例如，图５最左边的执行框中有ＬＤＡＲ１信号，则在ＬＤＡＲ１的逻辑表达式中，（ＳＴ＝＝１１）＆（ＳＷ＝＝０１）＆Ｗ４是其中一个乘积项。
程序１、２分别是译码电路１、２的ＡＢＥＬ语言源程序。
第三部分 系统结构实验
一、流水方式的组合逻辑控制器的设计与调试
设计目标：
使用两片ＩＳＰ芯片，实现组合逻辑控制器，代替原系统中的微程序控制器，使系统能够以流水的方式执行表９中的机器指令（不含中断指令）。
设计参考：
把实验仪的数据通路和通路上的执行电路分为取指、执行、写回３个功能段（某些部件同属于两段），见图１，划分如下：
取指段：包括ＲＡＭ的右端口、ＡＲ２、ＭＵＸ３、ＰＣ、ＩＲ。
执行段：包括ＡＬＵ、ＤＲ１、ＭＵＸ１、ＤＲ２、ＭＵＸ２、ＲＦ、ＥＲ、ＲＡＭ的左端口、ＡＲ１、ＩＲ、ＤＲ４、ＭＵＸ４、ＡＬＵ３、ＰＣ。
写回段：包括ＥＲ、ＲＦ，还需要对写回寄存器选择信息进行缓冲，如图Ｃ(d)。
组合逻辑控制器也分３段，如图Ｃ(b)，３段控制信号叠加后输出。 利用时序电路中的ＳＫＩＰ信号，可以使执行１条机器指令的周期从４拍变为２拍。配套软盘的ＩＳＰ子目录下有组合逻辑流水控制器的设计文件（见软盘的README.TXT文件）。图Ｄ是流水线执行段的控制流程，表６是相应的译码逻辑，程序３、４、５分别是译码电路１、２和取指模块的ＡＢＥＬ语言源程序。为了在取指未就绪的情况下，执行段仍能正常工作（不乱输出控制信号），加入一个空指令ＮＯＰ，代码１１１１。
二、流水方式的微程序控制器的设计与调试
设计目标：
用自己设计的微程序控制器代替原系统中的微程序控制器，使系统能够以流水的方式执行表９中的机器指令（不含中断指令）。
设计参考：
流水线功能段的划分同上，仍然是取指、执行、写回３段。微程序控制器的基本结构与常规控制方式下的没什么区别，但它能产生流水线所需要的并行控制信号。其基本思路与水平微指令的并行控制有点相似，所不同的是水平微指令只在一个机器指令周期内并行，而流水微指令控制器则超越指令周期的范围，使本指令的执行与上一指令的写回、下一指令的取指并行操作。
图６是微程序流水控制器示意图，控制流程如图７，相应的微指令如表５。
三、组合逻辑与微程序控制器相结合的流水控制的设计与调试
设计目标：
用自己设计的微程序控制器与组合逻辑控制器相结合，代替原系统中的微程序控制器，使系统能够以流水的方式执行表９中的机器指令（不含中断指令），其中微程序控制器控制执行段，组合逻辑控制器控制取指和写回段。
设计参考：
流水线功能段的划分同上，仍然是取指、执行写回３段。微程序控制器中只保留执行段的控制信号，组合逻辑控制器可以用ＧＡＬ或ＩＳＰ芯片来实现。微程序控制器与组合逻辑控制器之间设置通信信号。信号总是成对出现：就绪与请求。就绪信号提供给流水线中的下一段，其意义是：本段已处理完毕，下一段可以取中间数据了。请求信号提供给上一段，其意义是：本段已取走中间数据，上一段可以放入下一个中间数据了。
图Ｃ(c)是微程序控制器与组合逻辑控制器相结合的示意图。
四、待开发的设计实验（无参考）
本实验仪除了能支持使用说明中所列举的基本实验、课程设计实验和系统结构实验外，还可以开发更多的实验。以数据通路（图１）为例，它蕴含了丰富的功能，灵活性相当高。控制器越强大，数据通路越能发挥潜力，甚至是设计的时候都没有想到的。略举几点：
１、流水控制实验之所以能实现，是因为数据通路支持并行操作，本身已隐藏有流水线。
２、若能充分利用多路选择器，包括操作数寄存器ＤＲ１、ＤＲ２的多路选择器ＭＵＸ１、ＭＵＸ２，地址寄存器ＡＲ２的多路选择器ＤＲ３，以及地址缓冲寄存器ＤＲ４的多路选择器ＤＲ４，除了可以设计出更多的机器指令，还可能提高系统的性能。例如在更紧凑的流水线中，用ＭＵＸ１、ＭＵＸ２解决局部冲突。
３、算术逻辑运算器ＡＬＵ中保留了进位输入端ＣＩＮ，因此可以用分步的方法计算超过８位的数，甚至进行浮点运算。
要开发出更多的实验，需要实验者充分发挥聪明才智。这里列出几个，希望起抛砖引玉的作用：
１、更紧密的流水控制
设计目标：在上述流水控制器的基础上更进一步，将执行段细化，达到１拍１条机器指令的吞吐量。
２、浮点运算器、整数乘除运算器
设计目标：能够执行浮点加减运算指令的控制器；能够执行整数乘除运算指令的控制器。
提示：进位信号Ｃ可用于判别数字大小；移位操作可通过在数据总线上挂接移位寄存器实现。
３、双机通信
设计目标：两台实验仪相连，用ＤＭＡ方式互相传送数据。
４、ＳＩＭＤ计算机模型
设计目标：多台实验仪并联，在控制器协调下并行工作。
第四部分 注意事项
１、实验仪中采用的是高速ＣＭＯＳ电路７４ＨＣ系列的芯片，做课程设计时最好也用这种芯片。确实要用７４ＬＳ系列的，要注意两种芯片的互连要求。
２、虽然在理论上，上一时序信号的下降沿与下一时序信号的上升沿在同一时刻产生，但实际应用中有偏差。做课程设计时，要避免在读数据的时候，该数据发生跳变。
３、时序信号发生器在复位或停机状态下，Ｔ４、Ｗ４信号为高电平，其余时间信号为低电平。
４、时序信号发生器、微程序控制器中各有一个复位(ＣＬＲ)信号，两者没有必然联系。可以用同一开关控制，也可分别控制。
５、若时序信号发生器的ＴＪ、ＤＰ、ＤＢ信号均无效，则ＣＬＲ从复位一变为高电平，马上开始连续工作，无须ＱＤ信号。
６、ＡＬＵ的两个操作数中，Ａ由ＤＲ２提供，Ｂ由ＤＲ１提供。
７、ＲＦ的输出数据是在Ｔ２的上升沿才跳变的，而不是每拍一开始的Ｔ１上升沿。
８、ＡＬＵ３只能计算４位的相对位移，若要进行超过４位的间接寻址，应使用ＡＬＵ。
９、机器指令表中有一条乘法指令(ＭＵＬ)，在本实验仪中无效。
１０、进行流水控制的设计时，要注意ＲＡＭ的两个端口地址相同时，写入数据会冲突。参考方案中把改写指令代码(可能使地址相同)视为非法。
１１、控制台操作中，要掌握设定８位打码开关数值的正确时机。往往ＳＷ值向总线输出(总线指示灯有显示)时，扳动开关已经迟了。
１２、实验仪的输入信号插座(isp、扩展板部分除外)不接线时，在上(下)拉电阻作用下，输入信号处于无效状态。显示灯的ＡＢ切换控制端为默认的低电平(Ａ端输入)。
１３、扩展板上可以把小芯片插在大插座上(例如１４脚芯片插２０脚插座)，对齐１号脚，从插座的接地脚引线至芯片接地脚。注意插座的引脚号与芯片引脚号已经不同。
１４、扩展板上的芯片插座数量足够完成课程设计中的实验，但并不富裕。若学生的设计方案规模过大，建议采用isp芯片(单独或配合小芯片使用)，甚至可以合用两个实验仪。
１５、实验仪加电后，应使用复位信号(ＣＬＲ)使仪器初始化。
第五部分 附录
|
|
|
相关文章：
 [合著] 一台模型计算机的设计与调试（四）：组合逻辑控制器流水方案 [2007-06-27]
[合著] 一台模型计算机的设计与调试（三）：组合逻辑控制器方案 [2007-06-27]
[合著] 一台模型计算机的设计与调试（二）：微程序控制器流水方案 [2007-06-27]
[合著] 一台模型计算机的设计与调试（一）：微程序控制器方案 [2007-06-27]
[合著] 中断原理实验 [2007-06-26]
[合著] ＣＰＵ组成与机器指令执行实验 [2007-06-26]
最新留言：
 [2014-10-16]
[2014-10-16]
[2014-06-04]
[2014-06-04]
[2013-12-08]
[2013-11-29]
|
|
|
相关链接 |
|
人次